1.引言

獨(dú)學(xué)而無(wú)友，則孤陋而寡聞；

2.背景介紹

某控制器產(chǎn)品在做屏蔽材料 www.leird.cn認(rèn)證測(cè)試中，ESD±6KV接觸放電出現(xiàn)通訊故障死機(jī)問題，需要重啟后可恢復(fù)，針對(duì)此問題進(jìn)行分析和整改。

3.分析與整改

3.1控制器組網(wǎng)與實(shí)驗(yàn)點(diǎn)

控制器組網(wǎng)與ESD放電點(diǎn)示意圖參見圖1所示。

（a）組網(wǎng)與放電點(diǎn)示意圖

（b）放電點(diǎn)實(shí)物圖

圖1控制器組網(wǎng)及實(shí)驗(yàn)點(diǎn)

3.2試驗(yàn)現(xiàn)象

ESD接觸放電±6KV，對(duì)放電點(diǎn)1和放電點(diǎn)2進(jìn)行試驗(yàn)時(shí)（每個(gè)點(diǎn)放電3-6次左右），及放電點(diǎn)3（每個(gè)點(diǎn)放電10-20次左右）就會(huì)出現(xiàn)通訊故障，無(wú)法與上位機(jī)通訊，處于死機(jī)狀態(tài)，需要重動(dòng)恢復(fù)。放電點(diǎn)4試驗(yàn)無(wú)問題。

3.3接地可靠性排查

3.3.1接地點(diǎn)阻抗測(cè)定

利用萬(wàn)用表對(duì)蓋板接地點(diǎn)阻抗測(cè)定，結(jié)果如下：

表1接地阻抗

注：ESD頻譜達(dá)到GHz頻段，利用萬(wàn)用表進(jìn)行機(jī)殼接地阻抗值是不準(zhǔn)確的，但可以做為初步的定性分析判斷。

3.3.2機(jī)殼接地點(diǎn)變更排查

對(duì)控制器的接地點(diǎn)位置進(jìn)行人為變更，對(duì)各放電點(diǎn)進(jìn)行ESD實(shí)驗(yàn)，驗(yàn)證各接地的可靠性，詳細(xì)結(jié)果參見表2。

表2機(jī)殼接地點(diǎn)變更實(shí)驗(yàn)結(jié)果

3.3.3接地可靠性排查小結(jié)

（1）接地點(diǎn)位置變更后到2后，放電點(diǎn)2/3/4實(shí)驗(yàn)沒有問題，但放電點(diǎn)1仍然會(huì)導(dǎo)致通訊故障死機(jī)；接地點(diǎn)位置變更后到1后，放電點(diǎn)1/4實(shí)驗(yàn)沒有問題，但放電點(diǎn)2/3仍然會(huì)導(dǎo)致通訊故障死機(jī)。

（2）蓋板與機(jī)殼地搭接不良，接地點(diǎn)1/2/3接地阻抗較大，接地點(diǎn)4的阻抗可接受；

（3）整體的控制器蓋板與機(jī)殼的搭接設(shè)計(jì)不可靠，導(dǎo)致ESD測(cè)試中會(huì)出現(xiàn)問題。

3.4接地不良導(dǎo)致通訊故障死機(jī)問題分析

3.4.1ESD耦合機(jī)理分析

3.4.1.1ESD波形參數(shù)

IEC61000-4-2標(biāo)準(zhǔn)中ESD放電電流波形參數(shù)如圖2所示[1]，6KV的放電電流峰值為22.5（1±15%）A。

圖2接觸放電電流波形參數(shù)

3.4.1.2ESD頻譜特性

6KV等級(jí)ESD的放電電流與頻譜特性參見圖3和圖4所示[2]。ESD的幅值一般在頻率0～1.2 GHz間，超過1.2 GHz幅值基本衰減為0，整個(gè)頻率期間出現(xiàn)了2次峰值．頻率在0～30 MHz間，幅值逐漸衰減，并且衰減較快．然后隨頻率增加至60 MHz時(shí)，幅值達(dá)到第二個(gè)峰值，隨著頻率繼續(xù)增加，幅值逐漸衰減至0。

圖3 6KV放電電流波形

圖4 6KV接觸放電電流頻譜

3.4.1.3ESD放電耦合機(jī)理分析

（1）ESD的干擾模式

ESD以共模干擾方式對(duì)控制器進(jìn)行干擾，主要有以下幾種形式：

◆ESD放電中形成的場(chǎng)耦合，一般發(fā)生在接地點(diǎn)良好，但接地位置附近有敏感信號(hào)或走線的情況：

◆ESD放電電流在接地阻抗路徑中形成噪聲電壓Vnoise干擾敏感設(shè)備，一般發(fā)生在接地不良，接地阻抗較大的情況；

◆ESD放電電流直接注入敏感信號(hào)中，一般發(fā)生在對(duì)pin進(jìn)行ESD注入實(shí)驗(yàn)的情況。

（2）結(jié)構(gòu)地分析：

控制器蓋板接地的結(jié)構(gòu)層次：蓋板緊固彈簧螺釘→金屬螺柱→金屬條→接地固定螺釘→機(jī)殼地。PCB過孔無(wú)接地銅盤，與金屬條和機(jī)殼均無(wú)搭接。金屬條與機(jī)殼的搭接僅僅通過螺紋進(jìn)行，搭接不可靠，阻抗大，結(jié)構(gòu)接地詳見圖5所示。

（a）蓋板接地點(diǎn)實(shí)物圖

（b）蓋板接地結(jié)構(gòu)示意圖

圖5蓋板接地結(jié)構(gòu)

（3）干擾路徑與等效機(jī)理電路分析

◆當(dāng)蓋板與機(jī)殼地間的接地良好時(shí)，阻抗足夠低，與機(jī)殼形成等電位搭接，無(wú)壓差。

ESD的主要放電路徑為圖6中的①和②，因①的接地物理路徑較近，大部分干擾會(huì)從①路徑中流到大地。流過路徑①附近的電流形成的干擾場(chǎng)，會(huì)串?dāng)_周圍的敏感信號(hào)或敏感走線。

圖6 ESD放電路徑示意圖

◆當(dāng)蓋板與機(jī)殼地間的接地搭接較差時(shí)（搭接阻抗較大），ESD放電電流會(huì)在搭接點(diǎn)處形成噪聲電壓Vnoise。

噪聲電壓通過蓋板與PCB板件的分布電容，形成干擾電流流過PCB，使得敏感干信號(hào)受干擾，參見圖7所示。

圖7接地不良的ESD耦合機(jī)理示意圖